"Extracted Timing Model (ETM)"은 반도체 설계의 타이밍 정보를 포함하는 모델을 말합니다. 이 모델은 설계의 물리적 레이아웃에서 추출되며, 회로의 타이밍 성능을 분석하고 예측하는 데 사용됩니다. ETM은 일반적으로 회로의 지연 시간, 전환 시간, 셋업 및 홀드 시간 등의 타이밍 파라미터를 포함합니다.
직접적인 "Extracted Timing Model" 예제를 제공하는 것은 제한되어 있으며, 특히 구체적인 숫자나 파라미터 값은 설계마다 상당히 다를 수 있습니다. 하지만 간단한 형식의 예를 들어 설명할 수 있습니다:
# ETM for a simple NAND gate
.model NAND2_ETM
.input A, B
.output Y
.timing A -> Y, rise, 0.1ns
.timing A -> Y, fall, 0.2ns
.timing B -> Y, rise, 0.1ns
.timing B -> Y, fall, 0.2ns
.setup A, Y, 0.05ns
.hold A, Y, 0.01ns
위의 예제는 매우 단순화된 형태로, 실제로는 훨씬 더 많은 세부사항과 복잡성을 포함합니다. ETM은 다음과 같은 정보를 포함할 수 있습니다:
- 입력과 출력 사이의 타이밍 관계: 특정 입력 신호에서 출력 신호로의 변화까지의 시간 지연을 나타냅니다.
- 상승 및 하강 시간: 신호가 논리적 수준 사이를 전환하는 데 필요한 시간입니다.
- 셋업 및 홀드 시간: 클록과 데이터 신호 간의 타이밍 제약을 정의합니다.
ETM은 주로 EDA(전자 설계 자동화) 도구에 의해 처리되며, 설계의 타이밍 분석과 검증, 그리고 최적화 과정에서 중요한 역할을 합니다. 이러한 모델을 사용함으로써, 설계자는 설계가 특정 타이밍 요구사항을 만족하는지를 검증할 수 있습니다.
ETM 모델의 확장자는?
타이밍 모델을 포함한 파일의 확장자는 사용되는 도구와 환경에 따라 다를 수 있지만, 일반적으로 .lib
(Liberty 파일) 형식을 사용합니다. Liberty 파일 포맷은 반도체 설계에서 타이밍, 전력, 그리고 기타 전기적 특성 정보를 저장하는 표준 포맷입니다. 이외에도, 특정 EDA 도구에서는 독자적인 형식을 사용할 수도 있으며, 그런 경우 확장자는 도구에 따라 달라질 수 있습니다. 예를 들어, Synopsys의 PrimeTime과 같은 타이밍 분석 도구에서는 .lib
파일을 사용하여 타이밍 모델을 다룹니다.
아래 첨부파일에도 관련된 내용이 있으니 참고해주세요.
https://www.multimediadocs.com/assets/cadence_emea/documents/gatelevel_simulation_methodology.pdf
'IT > ASIC | FPGA' 카테고리의 다른 글
AXI 프로토콜 테스트 환경 설계 1 - 인터페이스 모델 정의 (0) | 2024.04.30 |
---|---|
HDL 파일 리스트 텍스트 파일 만들기 (0) | 2024.04.22 |
메모리 용량 별 어드레스 비트 표 정리 (0) | 2024.04.08 |
[용어 도움말] EMA??? (0) | 2024.04.05 |
FPGA - Nexys A7 보드 터미널 설정 on Windows (0) | 2024.02.22 |