맨날 보면서도, 깜빡깜빡
이더넷 프레임의 전체 구조를 적어놔 보자.
이더넷 프레임의 전체 구조를 적어놔 보자.
(source : http://en.wikipedia.org/wiki/Ethernet)
그리고, PHY chip에서 송수신 하는 시그널은 MII 를 사용하는데 대략의 타이밍도도 같이 첨가해두면 편할 듯
Ethernet mac을 설계해야 한다면, RXCLK가 Rising edge에서 valid한 데이터를 얻을 수 있다는 걸 기억!!
마찬가지로 TXCLK Falling edge에서 valid한 데이터를 실어주면 PHY가 정상동작 가능할 듯..
머 이정도로 정리..
그리고, PHY chip에서 송수신 하는 시그널은 MII 를 사용하는데 대략의 타이밍도도 같이 첨가해두면 편할 듯
(source : Intel 82555 10/100 Mbps LAN Physical Layer Interface
datasheet)
(source : Intel 82555 10/100 Mbps LAN Physical Layer Interface
datasheet)
Ethernet mac을 설계해야 한다면, RXCLK가 Rising edge에서 valid한 데이터를 얻을 수 있다는 걸 기억!!
마찬가지로 TXCLK Falling edge에서 valid한 데이터를 실어주면 PHY가 정상동작 가능할 듯..
머 이정도로 정리..
..wiznXt..^O^
'IT' 카테고리의 다른 글
[Tech] Ethernet Jamming (0) | 2010.04.20 |
---|---|
[Tech] Ethernet IFG (Interframe Gap) (0) | 2010.04.20 |
[Bookmark] 아바타 만들어보기.. (0) | 2010.04.06 |
[hdl] verilog 에서 explicit data type 으로 사용하기 (0) | 2010.03.08 |
[HDL] VHDL conditional compile #ifdef 사용하기 (0) | 2010.02.17 |