(2018)[IDEC 연구원 교육] Cell-Based 설계 Flow 교육
그리고, IDEC 의 강의 리스트에도 이 자료의 소개가 있다.
(2018)[IDEC 연구원교육] Cell-based flow 교육 - http://www.idec.or.kr/vod/apply/view/?&no=144
[강좌 개요] - 디지털 칩 설계 전체 과정 중, 본 과정은 Front – End 과정을 다루는데 초심자의 눈높이에 맞추어 이론과 실습을 진행함. 기존의 Front-End 강좌에 Verdi Verification과정을 추가하여 새롭게 업데이트 했습니다 - IC Compiler 를 이용한 Layout 방법을 소개하고 Back-end 과정 진행 시 주의 사항에 대해서 학습할 수 있도록 합니다. [사전지식] 디지털 논리회로, Verilog Language §§§
이런 자료는 널리 퍼트려야 한다~~
가서 직접 들어도 좋겠지만, 반도체 설계의 기본을 배우고 싶다면 열공하세요.
'IT > ASIC | FPGA' 카테고리의 다른 글
| [HDL] Test Bench 작성가이드 in Verilog (0) | 2019.04.25 |
|---|---|
| 반도체, 칩이 만들어 지는 과정 (0) | 2019.04.25 |
| Xilinx 제품군 선택은 어떻게 (0) | 2018.11.16 |
| 반도체 패키징 공정 (0) | 2018.10.25 |
| 반도체 전시회 - SEDEX Korea 2018 (0) | 2018.10.24 |
