IT/ASIC | FPGA 2019. 4. 25.
반도체, 칩이 만들어 지는 과정
인텔에서 제공하는 자료네요. 걍 pdf로 첨부합니다. 이런것도 저작권법에 걸리려나.. 자료에 보면, 아래와 같이 모래에서 반도체로 가는 과정을 간략하게 도식화 해둠. 좀 예전 자료라 다시 찾아보면 더 좋은 자료가 많을 것 같지만, 일단 업데이트 현재 인텔 사이트에서 동영상으로 제공하고 있다 https://newsroom.intel.com/press-kits/from-sand-to-silicon-the-making-of-a-chip/#from-sand-to-silicon-the-making-of-a-chip 인텔 제공 반도체 제조 과정 제가 찾은건 아니고, 트랙백 겁니다. (Dr.Donny 님의 블로그에서 보고 올립니다. 감사^^)
IT/ASIC | FPGA 2017. 5. 26.
Temperature inversion
Temperature inversion – concept and phenomenon(http://vlsiuniverse.blogspot.kr/2015/04/temperature-inversion-deep-dive-into.html)머 공정이 낮아질수록 변수가 복잡해짐.단순히 온도가 낮고 높은 온도이면 best case 인데. 잘은 모르지만 공정이 낮아지면 원칙에서 벗어나 온도가 높아도 가끔 best case의 범위를 넘는 것들이 나오는 경우도 있음. 당연히 그 반대의 경우도 생각해야 하고...단어만으로 이해하면 이런 뜻이것 같은데. 머 틀려도 어쩔수 없지.시원한 바다가 생각나는 여름이~~출처: https://pixabay.com/en/santorini-oia-greece-water-1571484/
IT/ASIC | FPGA 2017. 3. 31.
[기초] What is Tape out?
What is Tape-out ? 반도체 설계를 하다보면, Tape out 이라는 용어를 접하게 된다. 머 쉽게. 최종 결과물을 공장으로 내보내는 것을 말한다고 보면 된다. 이후에는 마스크를 실제 제작하게 되므로, 수정이 필요한 경우에 많은 비용을 감수해야 한다. 고로, Tape-out 이전에 꼭 잘 검증해야 한다는 것.. 어디선가는 PG 라고도 하는데 이는 Pattern Generation 의 약자로 같은 의미로 보면 된다. 근데 왜 tape out 인가? from : http://egloos.zum.com/analogwise/v/951048 이제, 설계한 제품을 마치고 공장으로 보내는 과정이 tape out이다. 일전에는 정말도 tape를 들고 뛰었다. 학교에서 공부할 때의 초창기에는 reel tap..
