IT/ASIC | FPGA 2024. 2. 20.
Verilog - 숫자 표현 정리 - Signed vector 내용 중요
(작성중입니다) 숫자에 대한 verilog 표현에 대해서 알아본다. 원본 소스 글은 여기이다. 제 공부로 적당히 지워가며 정리된 것이니 꼭 원본 글로 방문해서 제대로 된 글을 읽어보시길 바랍니다. Numbers in Verilog Binary in Verilog By default, a Verilog reg or wire is 1 bit wide. This is a scalar: 기본으로 선언은 1 비트 길이를 표현한다. wire x; // 1 bit wire reg y; // also 1 bit logic z; // me too! A vector is declared like this: type [upper:lower] name; 벡터 값은 아래와 같이 표현된다. wire [5:0] a; // 6-bi..
IT/Software 2020. 1. 21.
개발 유틸 - 온라인 Hex viewer 바이너리 파일 보기
개발 유틸 - 온라인 Hex viewer 바이너리 파일 보기 매번 툴 깔기 귀찮아 온라인에서 제공되는 것 찾아봄 https://www.onlinehexeditor.com/ Free Online Hex Editor & Viewer 0000000010 0000000020 0000000030 0000000040 0000000050 0000000060 0000000070 0000000080 0000000090 00000000a0 00000000b0 00000000c0 00000000d0 00000000e0 00000000f0 0000000100 0000000110 0000000120 0000000130 0000000140 0000000150 0000000160 0000000170 www.onlinehexedit..
