부팅 후 Done 시그널이 뜨는데 너무 늦게 뜬다. 그럼 bit 만들때 .xdc 파일에 설정을 해 줘야 한다는 것이 핵심
QSPI 를 쓸 수 있게끔, 매뉴얼로 세팅이 필요하다. spi x1 모드에 3MHz 클럭으로 잡혀 있어서 bit 크기에 따라 엄청 느릴수도 있다.
Vivado 같은 툴에서 Implementation design 이 뜬 상태에서 Device configuration 이 활성화 되면 그쪽에서 수정할 수도 있고
아래 레퍼런스 처럼 그냥 .xdc 파일에 들어가서 수정을 직접 해줘도 된다.
https://aifpga.tistory.com/entry/Vivado-mcs-%ED%8C%8C%EC%9D%BC-%EB%A7%8C%EB%93%A4%EA%B8%B0-Memory-Configuration-File
'IT > ASIC | FPGA' 카테고리의 다른 글
| [용어 도움말] EMA??? (0) | 2024.04.05 |
|---|---|
| FPGA - Nexys A7 보드 터미널 설정 on Windows (0) | 2024.02.22 |
| Verilog - Parameter, deparam 사용법 (0) | 2024.02.20 |
| Verilog - 숫자 표현 정리 - Signed vector 내용 중요 (0) | 2024.02.20 |
| Xilinx Vivado - SPRAM, DPRAM, block RAM 활용 (1) | 2024.02.20 |
