The Unified Compiler Flow (UFE) uses VCS with the -kdb option and the generated simv.daidar will include the KDB information.
Verdi supports the following use models to import design from simv.daidir related files:
- "verdi -dbdir simv.daidir"
- "verdi -ssf novas.fsdb"
vcs -kdb 옵션으로 KDB를 생성할 수 있다.
- "verdi -dbdir path/simv.daidir -ssf novas.fsdb"
'IT > ASIC | FPGA' 카테고리의 다른 글
Verilog mode 간단한 사용법 - Emacs verilog mode (0) | 2024.08.07 |
---|---|
쉘 실행때 옵션에 따라서 다른 filelist 물고 실행하기 (0) | 2024.07.19 |
tcl 멀티라인 지원 - 작성 내용이 너무 길어서 엔터치고 싶다! (0) | 2024.06.19 |
표준 RTL 코드 스타일 - 기본에서 출발하자 (0) | 2024.05.31 |
SDC clock group 이해: asynchronous vs exclusive 차이점 (0) | 2024.05.30 |