Gate Count 계산 - SoC, ASIC, ASSP

기본적으로 면적에서 NAND2 gate 면적으로 나누어서 예측치를 구한다.

정답이 아닐 수도 있지만 여러군데 서치하니 이렇게 쓰네~~

검색 여러군데 또 하지말고, 일단 젤 맘에 드는 거 복사해두고..

원본 : How the gate count of a design is determined?

To get the equivalent gate area in Design compiler need to add two comamnds in TCl script.

1. First to get the total area of your design, use report_area. 

2. Then divide this area by the area for a 2-input NAND gate in your technology library. You can also use the following command to find out the area for a 2-input nand gate.

dc_shell-xg-t> get_attribute { technology library/2_input_nand_gate_name } area

to get the 2_input_nand_gate_name, use report_lib <tecnology_lib > and select the any drive strength. Usually its 1x drive strength. 

Area = $report_area/Area_of nand gate

걍 툴에서 알려주면 될 터인데, 계산하게 하지 말고..

분명히 내가 모르는 걸꺼야 아마도..냠 ^~^

업뎃) 이전글이 있어..추가해둠..

I use the area of "NAND2X1" for unit.
So Gate Count = total area (um^2) / (AND2X1's area) (um^2)

즉 .18에서 NAND가 9~10 정도니깐

걍 나누기 10 하면 되겟다..

짤방은 멀로다가..음..잼없는 키워드이긴 한데 어쨋든 "gate count" 검색..

와 정말 gate가 몇개????

Medieval Viewing Deck by Storm Crypt