원본글 : Chip size 관련 용어 - chip size, seal ring, scribe lane (http://blog.naver.com/beahey/90174222003)
그림은 원본글에 가셔서 보시도록 하시고,
필요한 것만 정리해 보면,
- Core logic 의 layout 결과물 + Seal ring 까지는 하나의 GDS 로 보통 만들어 진다.
- 이때 칩사이즈는, Scribe lane 을 포함할 수도 안할 수도 있다.
- 표기할때 with S/L 인지 without S/L 인지 잘 살펴보자.
- Seal ring은 다이를 자를대 코어를 보호해주기 위한 bump 역활
- Scribe Lane : 칩과 칩사이의 거리, 웨이퍼 자를때 칩을 보고하기 위한 공간..
이상.
'IT > ASIC | FPGA' 카테고리의 다른 글
실리콘 순도 표시 - 6N, 11N (0) | 2017.06.30 |
---|---|
[용어] Transistor Level Description (0) | 2017.06.23 |
[Tool] Mentor Graphics - Calibre PERC (ESD check) (0) | 2017.06.02 |
[전자 기초] MOSFET의 원리 (0) | 2017.05.31 |
IC 패키지의 종류 (0) | 2017.05.31 |