IT/ASIC | FPGA 2024. 2. 20.
Verilog - 숫자 표현 정리 - Signed vector 내용 중요
(작성중입니다) 숫자에 대한 verilog 표현에 대해서 알아본다. 원본 소스 글은 여기이다. 제 공부로 적당히 지워가며 정리된 것이니 꼭 원본 글로 방문해서 제대로 된 글을 읽어보시길 바랍니다. Numbers in Verilog Binary in Verilog By default, a Verilog reg or wire is 1 bit wide. This is a scalar: 기본으로 선언은 1 비트 길이를 표현한다. wire x; // 1 bit wire reg y; // also 1 bit logic z; // me too! A vector is declared like this: type [upper:lower] name; 벡터 값은 아래와 같이 표현된다. wire [5:0] a; // 6-bi..
IT/파이썬 2021. 6. 24.
파이썬 - 문자열에 숫자 접미사를 붙여서 리스트 만들기 - 한줄로!
문자열에 일련숫자를 붙이는 문자열 리스트를 만들고 싶다 (접미사가 postfix, suffix 머 이렇게 부르네) 머 쉽겠지만, 한줄로 간단하게 만들어 보려고 하니, 무튼 성공한 내용을 적어두자. >>> c = ["원하는문자열_" + str(item) for item in list(range(0,11))] >>> print(c) ['원하는문자열_0', '원하는문자열_1', '원하는문자열_2', '원하는문자열_3', '원하는문자열_4', '원하는문자열_5', '원하는문자열_6', '원하는문자열_7', '원하는문자열_8', '원하는문자열_9', '원하는문자열_10'] 참고자료 https://wikidocs.net/22 리스트 내포 사용하기 리스트 안에 for문을 포함하는 리스트 내포(List comprehe..
