IT/ASIC | FPGA 2019. 11. 18.
정전기 방전 손상모델및 시험방법 - ESD 반도체 테스트 자료
구글 검색 후 기술자료 모음 정전기 방전 손상모델및 시험방법정전기 방전 손상모델및 시험방법 - ESD 반도체 테스트 자료 전파기술원 2011.03 뉴스레터 자료 중 발췌된 내용 LG전자 정전기 교육 자료 2001 년도 자료로 연식이 좀 되었는데, 이쪽 기술이 고만고만해요.. 왜 발전이 느린지 회로내의 과전압,과전류(Surge)로 인한 IC 파괴 대부분의 IC불량 유형임 기타 기사들 그리고, 검색된 좋은 기사도 여기에 저장. [SMT와 ESD 제어 기술 4] EOS/ESD 불량 분석, 이렇게 해결하라 [SMT와 ESD 제어 기술 4] EOS/ESD 불량 분석, 이렇게 해결하라 [SMT와 ESD 제어 기술 4] EOS/ESD 불량 분석, 이렇게 해결하라 www.hellot.net
IT/ASIC | FPGA 2016. 2. 26.
[반도체] ESD Test - HBM,MM,CDM 자료 모음
ESD Test - HBM,MM,CDM 관련 자료 모음 국내의 유명한 Faliunx 포럼의 글 중에.. (원본글 : ESD 정전기에 의한 반도체 불량) 하나-HBM (Human Body Model) 인체에 대전된 정전기 방전 수천 ~ 수만V 까지 대전된 작업자가 부품에 접촉하는 경우 정전기가 순간적으로 방전되어 수 KW의 전력이 흐르면서 부품을 파괴하게 됨 두울-CDM (Charged Device Model) 부품에 대전된 정전기 방전 부품의 운반, 보관, 취급 등의 과정에서 접촉성 대전이 이루어져 부품이 정전압을 유지하고 있다가 접지에 접촉되어 순간적으로 방전을 일으켜 파괴하게 됨. 세엣-FIM (Field Induced Model) 정전기장에 대전된 부품의 방전 전,자기장에 노출된 부품에서 IC 내부..
