IT/ASIC | FPGA 2017. 6. 2.
[스크랩] Chip size 관련 용어 - chip size, seal ring, scribe lane
원본글 : Chip size 관련 용어 - chip size, seal ring, scribe lane (http://blog.naver.com/beahey/90174222003) Chip Size 와 관련된 용어들 (chip size, seal ring, scribe lane) Chip Size 와 관련된 용어들 Keyword : chip size, seal ring, scribe lane Layout for core... blog.naver.com 그림은 원본글에 가셔서 보시도록 하시고, 필요한 것만 정리해 보면, Core logic 의 layout 결과물 + Seal ring 까지는 하나의 GDS 로 보통 만들어 진다. 이때 칩사이즈는, Scribe lane 을 포함할 수도 안할 수도 있다. 표기할..
IT/ASIC | FPGA 2016. 9. 26.
반도체 공정 쉽게 알기 - 삼성반도체이야기 링크
반도체 공정을 아주 쉽게 잘 설명해 둔 링크 반도체 공정 이해하기 from 삼성반도체이야기 블로그반도체 8대 공정 1탄. 반도체 집적회로의 핵심재료, 웨이퍼란 무엇일까요? 반도체 8대 공정 2탄. 웨이퍼 표면을 보호하는 산화공정(Oxidation) 반도체 8대 공정 3탄. 전자산업의 혁명, 집적회로(IC, Integrated Circuit) 반도체 8대 공정 4탄. 웨이퍼에 한 폭의 세밀화를 그려 넣는 포토공정(Photo) 반도체 8대 공정 5탄. 특정 회로패턴을 구현하는 식각공정(Etching) 반도체 8대 공정 6탄. 반도체가 원하는 전기적 특성을 갖게 하려면? 반도체 8대 공정 7탄. 전기를 통하게 하는 마지막 작업, 금속 배선 공정 반도체 8대 공정 8탄. 합격으로 가는 첫 번째 관문 EDS(El..
