IT 2014. 7. 24.
Gate Level Simulations - "X"가 막나와~~
기술관련 자료는 따로 옮겨서 구성하기로..아래 글은 여기 => http://techcafe.tistory.com/45 를 참고해 주세요. 일단 글은 남겨둠. 문제는 머냐..잘 정리해둔 곳에서 가져와보자..아래글 참고 출처 : Synchronizer 시뮬레이션 문제 사실, metastable을 피하는 방법은 예전에 한번 posting한 적이 있는데요. Metastable을 피하는 가장 머리가 편한 방법은 2개의 F/F을 직렬로 사용하는 2-flop 방법입니다. ...그런데, 1-flop이던 2-flop이던 F/F을 이용하여 동기화기(synchronizer)를 만들고 이 회로에 대한 타이밍 시뮬레이션 할 때, 동기화기로 사용한 F/F이 setup/hold timing을 만족하지 못하는 경우 F/F의 출력이 ..
IT 2012. 3. 7.
XilinxCoreLib unisim library in modelsim
Xilinx ISE에서 생성한 Coregen IP들을 modelsim에서 돌려볼려면 xilinxcorelib, unisim library를 modelsim에 등록해 주어야 한다. 그럼 ISE를 설치한 후에 아래와 같이 진행한다. 먼저, PATH에 아래 폴더들을 추가한다. ISE폴더\bin\nt; ISE폴더\lib\nt; 그런다음, command 참을 띄우고 아래와 같이 입력한다. ISE 폴더\bin\nt\unwrapped\compxlib -s mti_se -l vhdl -lib xilinxcorelib -dir C:\lib(저장하고 싶은 폴더위치) 그럼 알아서 조금 시간이 걸리면서 돈다. 그대로 둔다. 다 되면 다되었다고 알려주면서 에러나 워닝숫자등을 알려준다. 끝. 참고로 modelsim.ini 파일에..
