IT 2012. 4. 4.
[HDL] Value Change Dump (VCD) File
VDC 파일 아래에 여차저차 설명이 있다. 제일 많이 쓰는 곳은 테스트벡터를 전달해 줄 때 서로서로 포맷을 맞춰줘야 하는데, 그나마 별 신경쓰지 않고 vcd 파일로 전달 해 주면 대부분 변경해서 사용이 가능하다. 이정도 노력은 해줘야 테스트 하우스 혹은 디자인 하우스에서 좋아하겠지 ^~^원본 : http://verilog.renerta.com/mobile/source/vrg00056.htm Value Change Dump (VCD) File The Value change dump (VCD) file contains information about any value changes on the selected variables. Value change dump file can be used for hiera..
IT 2011. 5. 24.
irun 명령 (mixed hdl langugae compile & simulation) - ncsim, ncverilog, ncvhdl
여러가지 종류의 hdl을 같이 컴파일하고, elab & simulation 할때 유용한 명령어..irun irun 쳐보면 여러가지 사용용례가 나온다. irun sio85.v irun xor.v bot.vhd xor_verify.e irun -f run.f irun a.v b.v c.vhd -c irun -R -input commands.tcl irun -helpsubject specman 머 표시해둔 하나만 알아도 되겠네..여기서 -c 옵션은 simulation은 하고 싶지 않을때~~~ 참고로..nc 시리즈의 버전은 2008 이상에서만 있는지는 모르겠네..이전 버전을 모름 ㅠㅠ
IT 2010. 3. 8.
[hdl] verilog 에서 explicit data type 으로 사용하기
how to assert error during compiling when using signal before declare.. 키워드는 바로 요거 `default_nettype none // turn off implicit data types 이렇게 하면 wire 를 선언하지 않고 그냥 쓰게 되면 컴파일 에러가 발생하게 된다. 이렇게 해야 오타등으로 인한 의도하지 않은 잘못된 signal name 을 쓰는 것을 방지할 수 있다. 즉, 내가 쓰고 싶은 wire(signal) name 이 abcd 였는데, 쓰다가 abce로 쓰더라도 그 에러를 찾기 힘들다. 기본적으로 선언하지 않은 것은 그냥 wire 선언된 것으로 인식하기 때문에.. 머든 정확하게 선언하고 쓰는 것이 에러를 줄이는 길이라 생각해.. ..w..
