Design compiler 관련 글 - Synopsys 합성 툴
여기 저기 참 많이 있겠지만, 몇몇개 찾아서 본 자료들만 링크라도 모아
RTL 합성에 관련된 기본적인 내용이 잘 정리되어 있다. 아래 2개의 글만 숙지해도 문제가 없을 듯.
- Synthesis ABCs Part 1 - http://docslide.us/documents/syn-abc-part1.html
- Synthesis ABCs Part 2 - http://docslide.us/documents/syn-abc-part2.html
그리고, 어렵게 찾아두는 한글 자료들. 열심히 하신 분들이 많이 계시네요.
Design Compiler 정리 (http://blog.naver.com/PostList.nhn?blogId=beahey&from=postList&categoryNo=85)
유명하신 donny 님의 블로그 글에서.
이정도로 정리해 둡니다.
즐 디자인 ~~
짤방은 from https://en.wikipedia.org/wiki/Physical_design_(electronics)#/media/File:Physical_design_flow.JPG
'IT > ASIC | FPGA' 카테고리의 다른 글
| CDC(Clock Domain Crossing) 설계시 반드시 들어가는 synchronizer (0) | 2016.09.22 |
|---|---|
| Recommended reset synchronization scheme (0) | 2016.09.22 |
| Pod 파일 주세요 - 신뢰성 시험 (0) | 2016.04.25 |
| [반도체] ESD Test - HBM,MM,CDM 자료 모음 (2) | 2016.02.26 |
| Simulating verilog VHDL using Synopsys VCS - 칩 설계 검증 툴 (0) | 2015.12.29 |
