설계시 참고할 내용이 정말 많은 필수 페이지
일단 그중에서 필요한 내용은 바로 이것.
원본글은 여기다.
이 그림이 뜻하는 바는 알고 가자.
리셋상태로 가는 것은 언제든지 async 한 조건으로 가고
리셋에서 풀리는 경우에는 내부 시스템 클럭에 맞추어서 풀리도록 한다.
여러 F/F 동작에 안정성을 부여할 수 있다.
즐
'IT > ASIC | FPGA' 카테고리의 다른 글
| edge detect pulse - 트리거된 이벤트를 알아내 한 클럭 pulse 만들기 (0) | 2016.09.22 |
|---|---|
| CDC(Clock Domain Crossing) 설계시 반드시 들어가는 synchronizer (0) | 2016.09.22 |
| Design compiler 관련 글 - Synopsys 합성 툴 (0) | 2016.07.19 |
| Pod 파일 주세요 - 신뢰성 시험 (0) | 2016.04.25 |
| [반도체] ESD Test - HBM,MM,CDM 자료 모음 (2) | 2016.02.26 |
