참고글 소개, 너무 기술적인 내용이라 읽기는 싫지만 가끔은 찾아봐야 함
(http://asic-soc.blogspot.kr/2008/03/process-variations-and-static-timing.html)
Sources of variation can be:
- Process variation (P)
- Supply voltage (V)
- Operating Temperature (T)
The best and worst design corners are defined as follows:
- Best case: fast process, highest voltage and lowest temperature 빠른 공정, 높은 전압, 낮은 온도
- Worst case: slow process, lowest voltage and highest temperature 늦은 공정, 낮은 전압, 높은 온도
몰라도 걍 본다 생각하자~ ^^
'IT > ASIC | FPGA' 카테고리의 다른 글
인터뷰 예상 질문 - 반도체 설계 인력 (0) | 2017.05.26 |
---|---|
Temperature inversion (0) | 2017.05.26 |
[전자] EOS / ESD - 기초 지식 (0) | 2017.05.25 |
[Tool] ANSYS PathFinder (0) | 2017.05.25 |
[기초] Layout effect - WPE, PSE, LOD, OSE, LPC (0) | 2017.03.31 |