IT/ASIC | FPGA 2017. 6. 30.
PV - Physical verification / DRC, LVS, ERC, DFM
PV - Physical verification / DRC, LVS, ERC, DFM개발 보단 검증의 시대.검증이라는 것은 끝이 없는 터.. 어느 정도 기준을 세워서 그만 할 수 있어야 하는 용기가 필요..참고: https://www.synopsys.com/news/pubs/compiler/artlead_design-sep05.html?cmp=NLC-compiler&Link=Sep05_Issue_Art1무튼..용어들을 살펴보자.DRC - Design Rule Check기본적으로 파운드리가 제공하는 룰이 있다. 그 룰에 위배 되는지 아닌지 판단하면 된다.Consists of dimensional rules (width/spacing/coverage landing) for metals, diffusion, ..
IT/ASIC | FPGA 2017. 6. 30.
실리콘 순도 표시 - 6N, 11N
실리콘 순도 표시.이런것이 있다네..순금은 보통 99.99% 면 충분한디..이놈의 반도체는 너무 결벽증이댜..99.999999% 정도 되야 태양전지에 쓰이고,99.99999999999% 이 정도는 되어야 반도체 공정에 사용할 수 있다냐..그런디 이걸 부르는 방법은 9의 소수점 이하 갯수로 부른다네. 즉 99.999999% 은 6N (six nine), 99.99999999999% 은 11N (eleven nine) 이렇게.출처: http://blog.daum.net/dasomcap/894from - https://pixabay.com/en/cockle-shell-coarse-grained-sand-571905/
IT/ASIC | FPGA 2017. 6. 23.
[용어] Transistor Level Description
[용어] Transistor Level Description머 거창한 얘기는 아니고, 이렇게 기술하기 위해서 많이 들리는 단어들이 있다. 1. SPICE (Simulation Program with Integrated Circuit Emphasis)- 디바이스 기술, 텍스트로..- Resistors, Inductor, Capacitor, Diode, MOS transistor- Sources-- Voltage and Current Sources--- V1 DC=5V, I1 AC=5mA,...-- Transient sources--- Pulse Source 파형형태, Piecewise Linear(PWL) 계단같은 형태의 단계형 파형..2. CDL (Circuit Description Language)- ..
Life/Food 2017. 6. 22.
판교 맛집 - 서호돈가스
냉모밀 정식 8500냥
IT/ASIC | FPGA 2017. 6. 2.
[스크랩] Chip size 관련 용어 - chip size, seal ring, scribe lane
원본글 : Chip size 관련 용어 - chip size, seal ring, scribe lane (http://blog.naver.com/beahey/90174222003) Chip Size 와 관련된 용어들 (chip size, seal ring, scribe lane) Chip Size 와 관련된 용어들 Keyword : chip size, seal ring, scribe lane Layout for core... blog.naver.com 그림은 원본글에 가셔서 보시도록 하시고, 필요한 것만 정리해 보면, Core logic 의 layout 결과물 + Seal ring 까지는 하나의 GDS 로 보통 만들어 진다. 이때 칩사이즈는, Scribe lane 을 포함할 수도 안할 수도 있다. 표기할..
IT/ASIC | FPGA 2017. 6. 2.
[Tool] Mentor Graphics - Calibre PERC (ESD check)
Mentor Graphics - Calibre PERC 뉴스레터의 내용인데, ㅋㅋ 어렵네~http://www.mentorkr.com/company/news20100113.htmlCalibre PERC 제품은 회로의 정전기 방전(ESD) 이벤트 보호 수준이 충분한지 확인하고 디자이너가 혼성신호 IC의 여러 파워 서플라이 간에 잘못된 연결이 있는지 손쉽게 확인할 수 있도록 하는 것을 비롯하여다양한 애플리케이션을 다룬다. Calibre PERC 제품은 ESD 검증 영역에서 제조 시 디바이스의 심각한결함을 유발하고 선적 및 어셈블리 과정에 디바이스가 쉽게 손상되도록 하고 현장에서 디바이스의 수명을떨어뜨리는 ESD 이벤트로부터 디바이스를 보호하는 데 필요한 회로의 완벽성을 확인한다. 또한 CalibrePERC 제..