ASIC, SoC, 반도체, 설계 관련 글 모음

ASIC, SoC, 반도체, 설계 관련 글 모음

 

여러군데, 혹은 여기에 단편적으로 적어두다 보니 목차같은 페이지가 없다.

좀 정리가 안되더라도 한 페이지에 모아서 저장해 두면 좋겠다 생각하던 차에

Github pages 를 이용하여 jekyll 블로그를 하나 만들어서 해당 페이지를 만들어 두었다.

업데이트 열심히 해야지

 

ASIC, SoC, 반도체, 설계 관련 글 모음 (http://devbj.com/asic/)

 

ASIC

• ASIC Design Tutorials - 위키사이트, 전체흐름을 살펴보자. 설계, FPGA, 검증.

HDL

설계에 사용되는 hdl 언어(VHDL, Verilog, SystemVerilog, …) 관련 자료를 모아두자.

Verilog

• http://www.testbench.in/ - 테스트 벤치, SystemVerilog 갑자기 접속이 안됨 ㅜㅜ
• Verilog 설계 팁 - IDEC 2012 한글자료
• Test bench 테스트벤치 작성 가이드 - 카운터예제로 정리해둔 영어자료
• VCD file - Value Change Dump 파일, 소스코드에서 VCD 파일을 어떻게 만드는지 호출하는 함수들에 대한 간략한 소개

VHDL

• VHDL-Online - 위키형태의 사이트처럼 되어 있으나 깔끔하게 잘 정리되어 있다. 본좌~~
• VHDL, Verilog 강의 - 독일대학의 강의자료 페이지
  • localcopy : Designing with VHDL, Simulation with VHDL
• VHDL Tutorial: Learn by Example - 예제를 중심, 2010 리비전된 내용.
• Essential VHDL Design Examples - 시간나면 하나씩 뜯어보자
  • All examples (localcopy)
• 8051 Synthesizable VHDL Model
• VHDL verification courses - verification code 를 아주 작은 예제로 처음부터 끝까지 쉽지만 꼭 따라해야함.

Etc

• none

EDA Tool (Synopsys, Cadence)

• EDA 툴 설치가이드 - DC, PrimeTime, NCVerilog, Formality 의 설치가이드 한글자료 모음 from IDEC

• How the gate count of a design is determined? - 게이트카운트 구해보기 대략적으로 (간단하게 보통 NAND2 게이트 면적으로 나눠서 알아낸다.)

• VLSI IP site - tutorial, IP, 인터뷰 방법 소개등등 많은 자료가 잘 정리되어 있음. 아래 몇개는 링크가져옴
  • Design Compiler Tutorial and Sample Commands
  • Formality Tutorial and Sample Commands
  • Power Analysis
  • Some Frequently used Unix Commands

Synopsys Design Compier

• Design Compiler 관련글
  • Design Compiler 정리
  • Donny님 블로그
    • 마이크로프로세서 설계 무작정 따라하기 Part-III (1회)
    • 마이크로프로세서 설계 무작정 따라하기 Part-III (2회)
    • 마이크로프로세서 설계 무작정 따라하기 Part-III (3회)
    • 마이크로프로세서 설계 무작정 따라하기 Part-III (4회)
    • 마이크로프로세서 설계 무작정 따라하기 Part-III (최종회)
• set_false_path/set_case_analysis - 간단한 설명, 타이밍과 관련이 있지만 합성에 중요한 변수가 된다.

Synopsys VCS

• Simulating verilog VHDL using Synopsys VCS - 칩 설계 검증 툴
• VCS and coverage by Aviral Mittal - 기초적인 내용. 정리 잘되어 있음
• Open Masca: Simulating mixed language HDL using VCS - 간략하게 굿.
• Simulation with VCS - Synopsys 자체 자료니, 좋은 자료인듯. 원본은 어디서 찾아봐야할 듯.
• RTL Simulation using Synopsys VCS - 2016버전, 너무 간단하지만 그냥 명령어 옵션 구경할 만함.
• Gate-Level Simulation With Synopsys VCS Simulator Synopsys VCS Support (PDF) chapter in volume 3 of the Quartus II Development Software Handbook - 정말 좋은 자료. 방대한 양이 질리겠지만 타이밍,합성관련 정보가 짱
  • (localcopy)Quartus II Development Software Handbook
• 연세대 한글자료 - Mixed Signal Simulation

반도체 일반

• ESD Test - HBM, MM, CDM
• MTBF/MTTF/MTTR

 

짤방 from https://pixabay.com/photo-1274699/