머 제목부터 어렵다.
정하기가..국어가...
왜 - 시나리오
- 어떤 신호가 '1' 인 상태로 여러 클럭에 걸쳐져 있다.
- 그런데 나는 '0' 에서 '1'로 올라간 이벤트를 알려주는 것처럼 한 번의 사건에 한 클럭만큼의 이벤트 펄스를 만들기를 원한다.
해결은 그림으로
이렇게 하면 된다. 즉 그림의 OUT 신호를 보고 사용하면 해결~~
그림은 남이 그린 것이므로 원본글의 위치를 알려드립니다.
보시고 HDL 코드도 필요하다고 생각하시면 해당글에 가셔서 꼭 읽어보세요.
http://www.boldport.com/blog/2015/4/3/edge-detect-ad-nauseam
즐~~
'IT > ASIC | FPGA' 카테고리의 다른 글
Flipchip vs wire bond (0) | 2016.11.17 |
---|---|
반도체 공정 쉽게 알기 - 삼성반도체이야기 링크 (0) | 2016.09.26 |
CDC(Clock Domain Crossing) 설계시 반드시 들어가는 synchronizer (0) | 2016.09.22 |
Recommended reset synchronization scheme (0) | 2016.09.22 |
Design compiler 관련 글 - Synopsys 합성 툴 (0) | 2016.07.19 |