FA, EOS Test, I-V Curve, 불량분석(Failure Analysis) - 반도체 테스트
물건을 팔면 다가 아니다. 여기저기 시장에서 불량이라고 분석을 요구하는 곳이 엄청나게 많다.
일일이 다 대응해 줄 수 있는 것은 아니지만, 리포트를 요구하는 업체들이 있으면 상당히 곤란하다.
중소기업의 경우, 어쩔 수 없이 외부 업체에 의뢰를 맡길 수 밖에 없다. 아래에 소개된 Microchip의 경우를 보면 이 과정을 위해 Lab을 따로 마련하고 있어, 과정이 표준화 되어 있고 대응일정이 비교적 명확하다. (부러움 ^^;;;)
무튼, 대부분의 문제를 EOS 문제로 생각하고 대응하게 되는데, 테스트 (Electrical Overstress)는 반도체 부품, 회로에 초과된 전자기적 신호 및 과전압에 의해 파괴된 부분을 알아내는 것인데...
비파괴로 먼저 Xray 검사 결과 회로의 단선이나 단락이 보이지 않아, VI Curve 를 측정해야 한다고 해서 알아본 것임.
원래는 먼저 EOS 검사하고, 문제 있는 것을 보기위해 Xray 나 파괴검사를 한다고 하네. (이번엔 생략하고 바로 X-ray 검사로 뛰었는데 헐 문제가 없어, 다시 처음부터 테스트 진행.. 이번 건을 너무 쉽게 보고 접근한듯~~)
QRT 불량 분석 자료
그림이나 내용을 참조한 곳은 QRT 라는 테스트 업체고, 관련 자료는 로컬 보관
QRT 홈페이지는 여기 - http://www.qrtkr.com/html/ko/te_as01_1.asp
(추가 보강 2019.11.18)
QRT에서 배포하고 있는 불량 분석 사례집이 있는 데, 이것도 여기에 로컬카피... 분석사례에 보면 각 사례별 사진과 내용이 비교적 잘 소개되어 있다.
- 분석 사례집 - 큐알티
- 고장 분석 사례. (주)큐알티반도체. 김철수 선임연구원
Microchip 불량분석 프로세스 자료
불량 분석 프로세스가 잘 정의된 곳의 문서를 찾아서 확보, 글로벌 기업인 Microchip 자료이다.
http://www.microchipkorea.com/html/data/quality_view.asp?no=1680
불량분석 의뢰방법, 불량분석 절차, 불량분석 기법에 대한 소개자료를 여기에 로컬카피해 두었다.
결국 이래서 대기업 제품을 쓰게 되는 구나 생각이 들면서 씁쓸해지는군...
내 블로그 내의 관련 자료들도 링크를 남겨두자.
2019/11/18 - [IT/ASIC | FPGA] - 정전기 방전 손상모델및 시험방법 - ESD 반도체 테스트 자료
2017/05/25 - [IT/ASIC | FPGA] - [전자] EOS / ESD - 기초 지식
2016/02/26 - [IT/ASIC | FPGA] - [반도체] ESD Test - HBM,MM,CDM 자료 모음
'IT > ASIC | FPGA' 카테고리의 다른 글
| Xilinx Vivado - FIFO Generator 로 사용자 FIFO 만들기 (0) | 2024.02.02 |
|---|---|
| Xilinx JTAG – HS2, HS3, Platform Cable USB II (0) | 2024.01.25 |
| 정전기 방전 손상모델및 시험방법 - ESD 반도체 테스트 자료 (0) | 2019.11.18 |
| [HDL] Test Bench 작성가이드 in Verilog (0) | 2019.04.25 |
| 반도체, 칩이 만들어 지는 과정 (0) | 2019.04.25 |
